POSTECH LabCumentary 강석형 교수 (전자전기공학과)
CAD & SoC 설계 연구실
CAD & SoC Design Lab
CAD & SoC 설계 연구실
CAD & SoC Design Lab
강석형 교수 (전자전기공학과)
스마트폰과 웨어러블 기기 같은 전자 장치의 소형화는 반도체의 집적도 향상을 끊임없이 요구한다. 하지만 집적도를 높이기 위해 소자를 작게 만들면 고질적인 발열 문제와 누설 전류 문제가 발생하고 공정도 어려워진다. ‘반도체의 집적도가 2년에 2배씩 증가한다’는 ‘무어의 법칙’이 계속 통용되려면 새로운 연구 패러다임이 필요하다.
전자전기공학과 강석형 교수가 이끄는 ‘CAD & SoC 설계 연구실’은 반도체 산업이 직면한 위기를 극복하기 위해 소프트웨어를 활용한 설계 자동화에 주목한다. 같은 조건에서 최소의 전력으로 최고의 퍼포먼스를 내며 동시에 설계 시간은 짧은 설계 방법을 찾기 위해 딥러닝의 추론 능력을 활용하고, 이 과정을 사람의 개입 없이 소프트웨어가 자동으로 처리하도록 하는 게 연구 목표다.
딥러닝 하드웨어와 삼진 회로 연구도 함께 진행 중이다. 추론 능력이 뛰어나지만, 연산량이 많은 딥러닝을 모바일 기기에서 사용할 수 있도록 추론의 정확도는 유지하면서 전력 소모는 적고 연산 속도는 빠른 하드웨어를 개발한다. 삼진 로직 회로는 0과 1로 동작하는 기존의 디지털 회로와 달리 하나의 상태를 추가해 0, 1, 2로 동작하는 회로다. 트랜지스터 1개가 표현할 수 있는 정보가 증가하기 때문에 크기가 같은 회로도 구현할 수 있는 기능이 더 많고 따라서 집적도를 높일 수 있다.
시스템 반도체 기술은 전 세계적으로 빠르게 발달하고 있어서 늘 새로운 이론을 공부하고 연구 결과를 내야 한다는 게 강석형 교수의 지론이다. 이런 연구 태도 덕분에 강석형 교수가 2010년 발표한 논문이 ‘반도체 설계방법론의 새로운 패러다임을 제시’한 공로로 2020년 2월 열린 아시아 남태평양 설계 자동화 학회에서 ‘10년간 가장 영향력 있는 논문’으로 선정됐다. 같은 달에는 지도 학생 중 한 명이 제27회 한국반도체학술대회에서 ‘버스 라우팅을 위한 장애물 인식 A* 알고리즘’ 연구로 우수 포스터 논문상을 수상하기도 했다.
CAD & SoC 설계 연구실은 구성원 절반이 설계 자동화를 연구하고 나머지 절반은 실제 설계를 연구하기 때문에 서로 협업을 하기 쉽다. 해외 연구 그룹과 설계 기업과의 산학협력 연구를 통해 트렌드에 맞는 연구도 자주 이뤄진다. 시스템 반도체 설계 연구는 4차 산업혁명의 핵심 역량이다. 이러한 시대적 흐름에서 CAD & SoC 설계 연구실은 새로운 반도체 설계와 디자인 패러다임을 제시해 고효율·고성능의 집적회로를 적은 비용으로 설계할 방법을 구축하고 있다.
-
연구실 지도교수
-
연구실 위치
LG연구동 301호
다른 연구실 둘러보기